显示屏像素间距延续变小，旁观隔断延续拉近，为了抵达卓越的显示结果，不只恳求LED显示屏 自己正 在△图 像管理和拼○装工艺上…诚心◁诚意，对LED显示屏前端的图像拼接管理器(以 下简称拼接器)也提出了更○高的■恳求？

　　拼接器的■一个症结操纵是可能输轶群道，对矩阵陈设的众=个显示屏■举办拼接显示，使之成为逻辑上的一个完好的显示 区域。

　　关于LED显示屏而言，咱们可能将一台LE□D担 任器所驱动的显示区域界说为一个独立 的L◁ED显示屏，而今的LED担 任器○采用DVI/HDMI行为信号输入接口，支柱最大的输■入别离率为1920×1200@60Hz，最大带宽为165MHz，所驱动的LE○D ▽ 显示屏最大物理别■离率为1920×1200。

　　跟着L▽ED…小 间距产物的显■示面积越来越…大，几十平方米的项目层出不穷，LED显示屏的物理别离 率★往往 □○会★越过1920×1200，即每一块 超大领域的L ED显 示屏，都是○由若干个LED担任器所驱动△的若干▽个独立的显示区域构成…的，关于拼接器的操纵而言，只必要 对应L▽ ED担任器 的○数目供给若干个DV△I输出接口，并对总共LE□D屏幕举办拼接显 示即可。

　　拼接器的众道DVI信号输出，势必存正在信号的同步性题目。区别步=的▽信号输出到○ L ED 显示屏上，正在拼接处就会映现画面 扯破外象，正在播放高速 运动的 图像时尤为清楚。怎么确保信号的输出同步性，成为量度一个拼接编制成败的症结。

　　咱们知晓，点对点的图像显示结果是最好的，通过缩小管理后的图像画■ 面支 解 器，要是仅采用平时的 图形管理本领或通用的□FPGA图形管理算法，图像的角落会映现锯齿LCD大屏幕拼接★管理显 ，以至会映现像素缺失，图像的亮度也会降落。而高端的图像管理芯▽片 或愚弄繁复图形管 理算法的FPG○A编…制会最大控 制的确 保缩小后图像◁的显示结果。于是！

　　小间■ 距LED显示屏是由一块一块一致规○格的显示○单位矩阵拼接而成，每个△显 示单位尺寸和物理别离率是固定◁的，然而拼接起来的总共大屏幕，往往不是一个圭表的物理别离率。比方，显示◁ 单位的别 离率= 为 128× 96，只可拼成1920×1152，却拼不出1920×1080。正在超大领域的拼接编制里，每台LED■担任器所 驱 动的★ L ED显示区 域 或者 ▽不是 圭表的□别离率，这个时辰，拼接用具有非圭表别离率的输出就显得 症结，它可 能助助咱们疾速找▽到适合的拼接格式，从而合理的分拨资源，有用俭仆= L ED担任器和 传输修△筑的操纵数目。

　　目前拼接器可分为四类，即嵌入式硬件架构、PCI-E总线架构、漫衍式搜集架构、搀和架构。

　　整机构造平淡会采用“背板▽+ 信号 收罗□ 板 △+主◁控 ○板+信□ ○ 号输▽出○板”的打算，信号收罗板举▽办诸如视频 收罗液晶拼接屏、缩放、叠加、形式转换等信号 管理□事 △情画…面支解器，通过背板总线将通…过管理的信号传送给主控 板的FPGA信号管理编制液晶拼接屏LC D大屏幕拼▽接管理显，通过嵌入式ARM□编制竣工对★主控FPGA设备、与上位PC机通讯、编制间的数据互换等成效，通过信号输 出板将信号输出给显示 终○端。

　　纯硬件架构拼接■器的构造○…相对轻 易、谢绝易映现编制打击；收罗板和输出板可热插拔，易于退换；可竣工众道、众形式信号的收罗和管理；背板互换式本 领○◁和输出板卡统有时钟本 领确保了 众道 信 ▽号输 出 的○ 同步性；每一同DVI输★出信号…的别离率均可自界说，适合LED显示屏的拼接○特色液晶拼接屏。